

성능 모니터링 카운터를 이용한 모바일 프로세서의 전력 예측

윤희성^o 심재원 이상정

순천향대학교 컴퓨터학과

lloveyr2@gmail.com, piring@gwbs.net, sjlee@sch.ac.kr

Power Prediction Using Performance Monitoring Counter in Mobile Processor

HeeSung Yun^o JaeWon Sim Sang-Jeong Lee

Dept of Computer Science and Engineering, Soonchunhyang University

요 약

본 논문에서는 모바일 프로세서에서 실행되는 프로그램 워크로드(workload)를 주기적으로 모니터링 하여 프로그램 실행 중에 동적으로 프로세서의 전력소모를 예측하는 전력소모예측 모델을 개발 제안한다. 제안되는 전력소모 예측모델은 Intel Xscale 마이크로아키텍처 기반한 Marvell사의 PXA320 프로세서 상에서 제공되는 4개의 성능 모니터링 이벤트 - 실행 명령어 수, L2 캐시미스, 데이터 스톨, 분기미스 - 들로부터 선형 회귀분석(regression analysis) 모델을 적용하여 설계하였다. 제안된 전력소모 예측 모델은 MiBench 벤치마크 프로그램에 적용하고 실제 측정된 전력 값과 비교한 결과 평균 1% 미만의 에러 내에서 정확하게 프로세서의 전력소모를 예측하였다.

1. 서 론

최근 반도체 집적도의 증가, 고밀도 시스템 패키징 및 쿨링 비용의 증가로 인해 저전력을 소모하는 컴퓨팅 시스템의 설계가 주요 이슈 및 해결과제로 대두되고 있다. 특히 제한된 용량의 배터리로 동작하는 모바일 시스템에서 저전력 설계는 필수적이다.

일반적으로 프로세서의 전력소모는 실행 중인 프로그램의 워크로드(workload) 특성에 따라 소모되는 전력이 크게 변한다 [1]. 따라서 프로그램 실행 시에 변화하는 전력소모를 미리 예측할 수 있으면 저전력 소모를 위한 동적 전력관리에 크게 기여할 수 있다 [2].

본 논문에서는 모바일 프로세서에서 실행되는 프로그램 워크로드를 10ms 단위로 주기적으로 모니터링 하여 프로그램 실행 중에 동적으로 프로세서의 전력소모를 예측하는 전력소모 예측모델을 개발 제안한다. 제안되는 전력소모 예측모델은 Intel Xscale 마이크로아키텍처 기반의 Marvell PXA320 프로세서 상에서 제공되는 4개의 성능 모니터링 이벤트 - L2 캐시미스, 실행 명령어 수, 데이터 스톨, 분기미스 - 들로부터 선형 회귀분석(regression analysis) 모델을 적용하여 설계하였다 [3].

제안된 전력소모 예측 모델은 MiBench 벤치마크 프로그램 [4]에 적용하고 실제 측정된 전력 값과 비교한 결과 평균 1% 미만의 에러 내에서 정확하게 프로세서의 전력소모를 예측하였다.

2. PXA320 프로세서 성능 모니터링 카운터

본 논문에서 사용한 Marvell 사의 PXA320 (Monahans) / ARM 11 프로세서 [5]는 Intel XScale 마이크로아키텍처 [6]를 기반으로 하고 있으며, 동적 전압/주파수 스케일링을 지원한다. 프로세서의 성능 모니터링을 위해 4개의 32비트 성능 카운터를 제공하고, 70개 이상의 성능 이벤트들 중에서 모니터링 되는 이벤트를 지정할 수 있다. 본 논문에서는 전력소모와 밀접한 관련이 있는 4개의 성능 이벤트와 실행되는 클럭을 모니터링 하는 타임 스탬프 카운터(time stamp counter)를 사용하여 최대 클럭 806MHz 상에서 적용되는 전력 예측모델을 개발한다 [7].

전력예측을 위해 실행 명령어 수 (INST), L2 캐시 미스 (L2MISS), 데이터 종속으로 인한 스톨 (DATASTALL), 분기예측 미스 (BRMISS) 등을 카운트하는 성능 이벤트들을 선택하였다. INST는 파이프라인 상에서 실행 완료되는 명령어의 수를 카운트한다. 이 값은 IPC(Instruction Per Cycle)를 반영하는 값으로 프로세서의 성능을 대표하며, 값이 클수록 높은 성능의 프로세서 동작을 의미하여 높은 전력을 소비하게 된다.

*“이 논문은 2007년 정부 (교육인적자원부) 의 재원으로 한국학술진흥재단의 지원을 받아 수행된 연구임” (KRF-2007-지역대학우수과학자지원사업-D00394)

L2MISS는 레벨 2 캐시 미스를 카운트하는 이벤트로 프로세서가 외부 메모리를 액세스하는 빈도를 측정한다. 캐시 미스가 발생했을 경우, 프로세서는 외부 메모리로부터의 응답을 기다리게 되며 소모되는 전력이 감소하게 된다.




그림 1. JPEG 벤치마크에 대한 전력소모와 성능 이벤트의 변화




그림 2. GSM 벤치마크에 대한 전력소모와 성능 이벤트의 변화

DATASTALL은 명령 파이프라인 상에서 데이터 종속관계 등으로 파이프라인이 정지되는 횟수를 카운트하는 성능 이벤트로 이 값이 크면 프로세서의 성능이 저하되고 전력소모도 감소된다. BRMISS는

분기예측 미스의 횟수를 카운트하는 성능 이벤트이다. 분기 예측이 미스되면 파이프라인 상에서 잘못 예측된 경로의 명령들을 취소시키고 올바른 경로의 명령들을 다시 폐치하여 실행되어 프로세서는 불필요한 전력소모를 하게 된다. 이들 4개의 성능 이벤트들은 매 10ms 단위로 모니터링을 수행한다. 이를 위해 타임스탬프 카운터를 10ms 단위로 오버플로우가 발생하도록 초기화시키고, 오버플로우가 발생하면 PMI (Performance Monitoring Interrupt) 핸들러를 호출하여 전력소모를 예측한다. PMI 핸들러는 리눅스 커널에서 EBS (event-based sampling) 기법을 사용하여 LKM (loadable kernel module)로 구현하였다.

그림 1, 그림 2는 MiBench 벤치마크 프로그램 [4] 중에서 각각 JPEG, GSM 디코더에 대해 10ms 단위로 측정된 프로세서 전력소모 및 INST, L2MISS, DATASTALL, BRMISS 성능 이벤트를 실시간으로 추적한 그림이다(전력의 단위는 와트(watt)이다). 그림 1에서 프로세서의 전력소모, 성능(INST)과 각 이벤트의 변화가 일정한 패턴의 단계(phase)를 갖고 있음을 알 수 있다. 그리고 전력소모는 성능을 나타내는 INST와 양의 상관관계, L2MISS와 DATASTALL과는 음의 상관관계가 있음을 알 수 있다 [8].

3. 회귀분석 모델

본 논문에서는 프로세서의 성능 모니터링 카운터를 사용하여 프로그램의 실행 변화를 모니터링하고 데이터를 수집하여 프로그램의 성능을 예측하는 모델을 선형 회귀분석(linear regression analysis)을 사용하여 개발한다. 회귀분석 모델은 주어진 설계영역에서 종속변수와 독립변수 간의 관계를 수학적으로 표현하는 모델로, 설계 영역의 임의의 지점에서 종속변수를 예측하기 위해 사용되며 선형 회귀분석 모델이 널리 사용되고 있다 [9]. 선형 회귀분석은 다음과 같은 식으로 표현된다.

$$y_i = \beta_0 + \sum_{j=1}^k \beta_j X_{ji} + e_i$$

여기서, y_i 는 독립변수 x_1, x_2, \dots, x_k 값에 의해 결정되는 i^{th} 종속변수의 값이다. β_j 는 변수 x_j 의 계수이고, e_i 는 i^{th} 예측값의 에러를 나타내는 값이다.

$$MSE = \sum_{i=1}^n (y_i - \beta_0 - \sum_{j=1}^k \beta_j X_{ji})^2$$

본 논문에서는 전력소모 예측을 위해 선형 회귀분석 모델을 사용하여 성능예측 모델을 개발하고, 위와 같이 MSE (Mean Square Error)를 최소화하는 최소자승법 (least square method)을 사용하여 β_j 를 결정한다.

제안되는 전력소모 예측 모델은 PXA320 프로세서 상에서 제공되는 4 개의 성능 모니터링 이벤트인 L2 캐시미스, 실행 명령어 수, 데이터 스톨, 분기미스 이벤트 값들을 독립변수로 하여 프로세서의 전력소모를 예측하는 선형 회귀분석을 적용하여 아래와 같이 모델링한다.

$$Power = \beta_0 + \beta_1 INST + \beta_2 L2MISS + \beta_3 DATASTALL + \beta_4 BRMISS$$

여기서 $\beta_0, \beta_1, \beta_2, \beta_3, \beta_4$ 는 회귀계수(regression coefficients)로 각 항의 상대적인 기여도를 나타내며 회귀분석에 의해 구해지는 값이다.

4. 실험 및 성능 평가

4.1 실험환경

본 논문에서 PXA320 프로세서의 전력 예측 모델링과 예측성능 평가를 위해 리눅스 커널 2.6.14 상에서 동작되는 Microvision 사의 MV320-LCD 개발보드 [10]를 사용하여 4개의 성능 이벤트와 프로세서의 전력소모를 측정하였다. 적용되는 벤치마크로는 임베디드 프로세서의 벤치마크로 널리 사용되는 MiBench 벤치마크 프로그램 [4] 중에서 JPEG 디코더와 GSM 디코더 벤치마크를 선정하여 전력예측 모델링 및 성능평가를 실시하였다. 이들 벤치마크의 입력 데이터 세트로는 MiDataSets [11]을 사용하였다. MiDataSets 은 MiBench 벤치마크 프로그램에 대해 각각 20개의 입력 데이터 세트를 제공한다. 본 논문에서는 이들 20개의 입력 데이터 세트 중에서 홀수 번호의 10개 데이터(트레이닝 데이터)에 대해 JPEG, GSM 벤치마크를 실행하여 10ms 단위로 4개의 성능 이벤트들과 프로세서의 실제 소모되는 전력을 측정하였다. 그리고 성능 이벤트들을 독립변수로 하고, 전력을 독립변수로 하는 선형 회귀분석을 적용하여 5개의 회귀계수($\beta_0, \beta_1, \beta_2, \beta_3, \beta_4$)를 구하여 전력예측 모델을 구축하였다. 회귀분석을 위해 SPSS 통계 패키지 [12]를 사용하였다. 표1은 구해진 회귀계수를 보여주는 표이다. 구축된 전력예측 모델의 정확도 측정을 위해 MiDataSets의 짝수번호 10개의 입력 데이터(예측 데이터)에 대해 JPEG, GSM 벤치마크를 실행하고 전력예측 모델을 적용하여 예측전력을 계산하고 실제 측정된 전력과 비교하여 예측 에러율을 산출하였다 [13]. 실험 시 운영체제 상에서 CPU 부하에 영향을 미칠 수 있는 부가적인 데몬 프로세스와 LCD 드라이버, AC97 등의 불필요한 드라이버들은 모두 비활성화 시켰다. 또한 실험 및 평가 시 PXA320

프로세서의 동작 주파수는 806MHz으로 고정하였다.

표 1. 전력예측 모델 회귀계수

회귀계수	회귀계수 값
β_0	0.766
β_1	$0.5 * 10^{-6}$
β_2	$1.36 * 10^{-8}$
β_3	$2.89 * 10^{-8}$
β_4	$-2.62 * 10^{-6}$

4.2 전력측정

MV320-LCD 개발보드 상에서 PXA320 프로세서의 전력소모를 측정하기 위해 그림 3과 같이 프로세서로 들어가는 전류와 프로세서의 전압을 디지털 멀티미터로 연결하여 측정하였다. 전류의 측정을 위해 개발보드 상에서 프로세서의 VCC에 직렬 연결된 인덕터를 분리하고 디지털 멀티미터를 직렬로 연결하여 측정하였다.




그림 3. 프로세서 전력 구성도

그림 4는 전력측정 실험환경 구성도를 보여주는 그림이다. PXA320 프로세서의 성능 카운터와 10ms 단위의 인터럽트 발생을 위해 리눅스 상에서 디바이스 드라이버를 제작하였다. 드라이버는 10ms 마다 트리거 신호를 생성하여 GPIO 인터페이스를 통하여 트리거 신호를 디지털 멀티미터(NI PXI-4071 DMM)로 전송한다[14]. 디지털 멀티미터는 트리거 신호가 생성될 때마다 전류와 전압을 측정하여 LABVIEW 소프트웨어가 탑재된 컨트롤러(NI PXI-8106)로 송신한다. 송신된 전류와 전압은 LABVIEW [15]에서 수집하고 파일로 저장한다.




그림 4. 전력측정 실험환경

그림 5는 실제 사용된 측정장비와 PXA320 보드에 연결된 형태를 보여주는 사진이다. 오른쪽 사진에서 빨강, 검정 순으로 연결된 곳이 전압을 측정하게 설정된 디지털 멀티미터 모듈이고, 그 오른쪽의 검정, 빨강 순으로 연결된 부분이 전류를 측정하는 디지털 멀티미터 모듈이다. 두 멀티미터는 MV320-LCD에서 발생하는 하나의 트리거 신호를 수신하여 전류, 전압 측정을 실시하도록 연결하였다.






그림 5. 실험 환경과 측정장비

4.3 예측성능 평가


제안된 전력예측 모델의 타당성을 검증하기 위해 제안된 전력예측 모델을 사용하여 예측한 값과 실제 측정된 전력 값을 비교하였다. 그림 6과 그림 7은 각각 JPEG, GSM에 대한 실제측정 전력 값과 예측한 전력 값의 차이를 의미하는 예측 어려움을 보여주는 그림이다. 그림에 나타난 바와 같이 성능 카운터를 사용한 제안된 전력예측 모델이 실제 프로세서에서 소모되는 전력과 유사한 형태의 패턴으로 예측함을 알 수 있다.



(a) 측정된 전력 값




(b) 예측 전력 값




(c) 예측 에러율


그림 6. JPEG 벤치마크에 대해 측정된 전력 값 (a), 예측 전력 값 (b) 및 예측 에러율 (c)



(a) 측정된 전력 값



(b) 예측 전력 값



(c) 예측 에러율

그림 7. GSM 벤치마크에 대해 측정된 전력 값 (a), 예측 전력 값 (b) 및 예측 에러율 (c)

그림 8은 전력예측 모델의 실제 측정된 전력 값과 예측된 전력 값 사이의 에러율을 보여주는 그림이다. 전력예측 에러율은 다음의 수식을 사용하여 전력예측 모델의 예측 에러율을 백분율(%)로 계산하였다.

$$\frac{Power_{estimated} - Power_{predicted}}{Power_{estimated}} * 100$$

그림 8에서 각 모델은 전력예측 모델을 위해 회귀분석 시 사용된 트레이닝 데이터에 따라 구분하였다. JPEG+GSM 모델은 JPEG와 GSM 벤치마크의 트레이닝 데이터를 통합, 회귀분석하여 구해진 전력예측 모델을 나타낸다. JPEG 모델은 JPEG 트레이닝 데이터만을 사용한 경우이고, GSM 모델은 GSM 트레이닝 데이터만을 사용하여 회귀분석을 실시한 경우를 나타낸다. 본 논문에서 사용한 JPEG+GSM 모델을 적용한 전력예측 모델은 JPEG 벤치마크에 대해 0.46%, GSM 벤치마크에 대해 예측 데이터에 대해 0.58%의 전력예측 에러율을 보여 매우 정확하게 전력을 예측함을 알 수 있다. 반면에 JPEG 모델은 JPEG, GSM 벤치마크에 대해 각각 3.22%, 0.85%의 예측 에러율을 보였다. GSM 모델은 JPEG, GSM 벤치마크에 대해 각각 0.57%, 1.6%의 에러율로 전력을 예측하였다.




그림 8. 전력예측 에러율

그림 8의 결과를 통해 좀 더 광범위한 데이터

세트로부터 추출된 JPEG+GSM 모델이 더 정확한 예측을 하는 것을 확인할 수 있었다.

5. 결론

본 논문에서는 PXA320 모바일 프로세서 상에서 회귀분석 통계 모델을 이용한 전력예측 모델을 개발 제안하였다. 제안된 전력 예측 모델은 모바일 프로세서에서 실행되는 프로그램 워크로드를 10ms 단위로 주기적으로 모니터링 하여 프로그램 실행 중에 동적으로 프로세서의 전력소모를 예측하였다. 프로그램의 워크로드는 PXA320 프로세서 상에서 제공되는 4개의 성능 모니터링 이벤트인 실행 명령어 수, L2 캐시미스, 데이터 스톨, 분기미스 성능 이벤트로부터 추출하였다. 제안된 전력소모 예측모델은 MiBench 벤치마크 프로그램에 적용하고 실제 측정된 전력 값과 비교한 결과 평균 0.52% 정도의 전력 예측율을 갖고 정확하게 프로세서의 전력소모를 예측하였다. 본 논문에서 제안한 모델은 임베디드 시스템의 전력소모를 줄이기 위한 DVFS 스케줄러의 판단기준으로 사용될 수 있다.

향후 프로세서의 좀 더 많은 성능 카운터 이벤트들을 추가적인 벤치마크들에 적용할 예정이다. 또한 개발된 전력예측 모델을 DVFS를 적용한 동적 전력관리 기법에 적용할 예정이다.

참고문헌

- [1] Isci, C., Contreras, G., Martonosi, M.: Live, Runtime Phase Monitoring and Prediction on Real Systems with Application to Dynamic Power Management. In: Proceedings of the 39th International Symposium on Microarchitecture (MICRO-39) (December 2006)
- [2] Sang-Jeong Lee, Hae-Kag Lee and Pen-Chung Yew, "Runtime Performance Projection Model for Dynamic Power Management", Advances in Computer Systems Architecture, LNCS 4697, p.186-p.197, Springer, Aug. 2007.
- [3] Contreras, G., Martonosi, M.: Power Prediction for Intel XScale Processors Using Performance Monitoring Unit Events. In: International Symposium on Low Power Electronics and Design (ISLPED'05) (August 2005)
- [4] Matthew R. Guthaus, Jeffrey S. Ringenberg, Dan Ernst, Todd M. Austin, Trevor Mudge, Richard B. Brown, MiBench: A free, commercially representative embedded benchmark suite, IEEE 4th Annual Workshop on Workload Characterization, Austin, TX, December 2001.
- [5] ARM Architecture Reference Manual
- [6] 3rd Generation Intel XScale® Microarchitecture – Developer's Manual
- [7] Sazeides, Y., Kumar, R., Tullsen, D., Constantinou, T.: The Danger of Interval-Based Power Efficiency Metrics: When Worst Is Best. IEEE Computer Architecture Letters 4 (January 2005)
- [8] Wu, Q., Reddi, V., Lee, J., Connors, D., Brooks, D., Martonosi, M., Clark, D.: Dynamic Compilation Framework for Controlling Microprocessor Energy and Performance. In: Proceedings of the 38th International Symposium on Microarchitecture (MICRO-38), November 2005 (2005)
- [9] Seber, G., Lee, A.: Linear Regression Analysis. Wiley-Interscience, Chichester (2003)
- [10] Microvision MV-320 LCD ARM BOARD, <http://mvtool.co.kr/products/product.php?query=view&code=010101&lv=3&no=244&lang=>
- [11] Midataset for MiBench, <http://midatasets.sourceforge.net/>
- [12] SPSS, <http://www.spss.com>
- [13] Rajamani, K., Hanson, H., Rubio, J., Ghiasi, S., Rawson, F.: Online Power and Performance Estimation for Dynamic Power Management. IBM Technical Report RC24007, IBM Research (July 2006)
- [14] Monahans P Processor – System and Timer Configuration Developers Manual, Vol. I
- [15] National Instruments(NI) LabVIEW, <http://www.ni.com/labview>